Samsung na konferenci ve Spojených státech odhalil své plány v polovodičovém byznysu. Ukázal roadmapu, ze které je patrný postupný přechod na 7nm LPP (Low Power Plus), 5nm LPE (Low Power Early), 4nm LPE/LPP a 3nm technologii Gate-All-Around Early/Plus.
Jihokorejský gigant zahájí výrobu 7nm LPP technologií, v rámci které bude používat litografii EUV, v druhé polovině příštího roku, přičemž ve stejné době chce konkurent TSMC spustit výrobu vylepšeným 7nm+ procesem a zahájit rizikovou výrobu 5nm procesem.
Samsung začne s výrobou čipsetů 5nm LPE procesem koncem roku 2019 a 4nm LPE/LPP procesem v průběhu roku 2020. Právě 4nm technologie se stane poslední technologií, která bude využívat FinFET tranzistory. Jak u 5nm, tak i u 4nm procesu se počítá s tím, že se zmenší velikost čipsetu, ale přitom se navýší výkon a sníží spotřebu.
Počínaje 3nm technologií přejde společnost na vlastní architekturu MBCFET (Multi Bridge Channel FET) typu GAA (Gate All Around). Pokud vše půjde podle plánů, 3nm procesem by se měly čipsety vyrábět v roce 2022.
